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REKA BENTUK 0.13-µm CMOS PENUKAR “BUCK” DC/DC KASKOD 3-
PERINGKAT BAGI PERANTI BEROPERASIKAN BATERI 
 
ABSTRAK 
Selaras dengan perkembangan teknologi, voltan bekalan bagi litar atas cip 
menjadi semakin kecil. Sebagai contoh ialah bekalan voltan yang terhad kepada 1 V 
bagi kebanyakan rekabentuk litar 90-nm. Walau bagaimanapun, satu sel bateri ion 
litium yang digunakan dalam peranti elektronik hari ini mempunyai voltan nominal 
3.7V dan mencapai 4.2V pada cas penuh. Oleh itu, penukar turun “buck” DC/DC 
yang berupaya untuk membekalkan voltan dan arus yang stabil kepada litar adalah 
diperlukan. Penyelidikan ini adalah berkaitan satu reka bentuk cip 0.13-µm CMOS 
tanpa transistor kuasa tinggi penukar turun “buck” berupaya untuk menukar turun 
voltan 3.4 V - 4.2 V kepada 1 V. Cabaran dalam melaksanakan reka bentuk ini 
adalah penggunaan transistor biasa yang tidak mempunyai ketahanan terhadap voltan 
dan arus yang tinggi dan sebaliknya mempunyai rintangan yang agak tinggi 
berbanding dengan transistor kuasa tinggi yang digunakan dalam litar penukar turun 
komersial. Reka bentuk penukar turun “buck” dalam penyelidikan ini adalah 
berdasarkan Mod Pengaliran Berterusan (CCM) bagi mendapatkan hingar yang lebih 
rendah dan kecekapan yang lebih baik pada litar yang memerlukan arus tinggi. Di 
samping itu, transistor dalam bahagian kuasa litar penukar tersebut adalah dalam 
konfigurasi tindan/kaskod bagi membolehkan penggunaan voltan bekalan yang lebih 
tinggi daripada voltan runtuhan transistor. Simulasi adalah menggunakan Cadence 
SpectreRF. Keputusan menunjukkan bahawa penukar “buck” yang direka bentuk 
menggunakan transistor bukan kuasa tinggi dapat berfungsi secara efektif seperti 
mana penukar yang menggunakan transistor berkuasa tinggi dengan riak voltan 
